丁香婷婷网,黄色av网站裸体无码www,亚洲午夜无码精品一级毛片,国产一区二区免费播放

現(xiàn)在位置:范文先生網(wǎng)>理工論文>電子通信論文>用STATECAD快速設(shè)計(jì)有限狀態(tài)機(jī)

用STATECAD快速設(shè)計(jì)有限狀態(tài)機(jī)

時間:2023-02-21 00:15:08 電子通信論文 我要投稿
  • 相關(guān)推薦

用STATECAD快速設(shè)計(jì)有限狀態(tài)機(jī)

數(shù)字系統(tǒng)通常劃分為信息處理單元和控制單元。信息單元主要進(jìn)行信息的傳輸和運(yùn)算,而控制單元的主要任務(wù)是控制信息處理單元的微操作的順序?刂茊卧膶(shí)現(xiàn)方式有:有限狀態(tài)機(jī)、控制寄存器和微代碼控制器等。有限狀態(tài)機(jī)在時間尺度上對其控制信號進(jìn)行離散化控制,利用狀態(tài)轉(zhuǎn)移使控制信號在有限狀態(tài)機(jī)的狀態(tài)節(jié)拍控制下變化,以實(shí)現(xiàn)對被控對象的控制。有限狀態(tài)機(jī)設(shè)計(jì)的關(guān)鍵是如何把一個實(shí)際的時序邏輯關(guān)系抽象成一個時序邏輯函數(shù),傳統(tǒng)的電路圖輸入法通過直接設(shè)計(jì)寄存器組來實(shí)現(xiàn)各個狀態(tài)之間的轉(zhuǎn)換,而用硬件描述語言來描述有限狀態(tài)機(jī),往往是通過充分發(fā)揮硬件描述語言的抽象建模能力,通過對系統(tǒng)在系統(tǒng)級或寄存器傳輸級進(jìn)行描述來建立有限狀態(tài)機(jī)。EDA工具的快速發(fā)展,使通過CAD快速設(shè)計(jì)有限狀態(tài)機(jī)自動化成為可能。
  傳統(tǒng)上在系統(tǒng)級和寄存器傳輸級完成VHDL的描述主要分以下幾步:
  
  (1)分析控制器設(shè)計(jì)指標(biāo),建立系統(tǒng)算法模型圖;
  (2)分析被控對象的時序狀態(tài),確定控制器有限狀態(tài)機(jī)的各個狀態(tài)及輸入.輸出條件;
  (3)應(yīng)用VHDL語言完成描述。
  
  使用XILINX的ISE6.1軟件包能加速有限狀態(tài)機(jī)設(shè)計(jì),大大簡化狀態(tài)機(jī)的設(shè)計(jì)過程,實(shí)現(xiàn)狀態(tài)機(jī)設(shè)計(jì)的自動化。下面分析二個簡單的狀態(tài)機(jī)設(shè)計(jì)實(shí)例來介紹使用ISE6.1軟件包中STATECAD來介紹快速設(shè)計(jì)有限狀態(tài)機(jī)的方法。使用STATECAD進(jìn)行狀態(tài)機(jī)設(shè)計(jì)的流程如下:
  
  (1)分析控制器設(shè)計(jì)指標(biāo),建立系統(tǒng)算法模型圖;
  (2)分析被控對象的時序狀態(tài),確定控制器有限狀態(tài)機(jī)的各個狀態(tài)及輸入.輸出條件;
  (3)在STATECAD中輸入有限狀態(tài)機(jī)狀態(tài)圖,自動產(chǎn)生VHDL模型描述,使用STATEBENCH進(jìn)行狀態(tài)轉(zhuǎn)移分析,分析無誤后使用導(dǎo)出VHDL模型塊到ISE中進(jìn)行仿真后綜合,實(shí)現(xiàn)到CPLD或FPGA的映射。
  
  設(shè)計(jì)人員的主要工作在第一步。第二步,第三步基本上可以通過STATECAD完成有限狀態(tài)機(jī)的自動生成和分析,還可以利用分析結(jié)果來對被控對象的邏輯進(jìn)行分析,改進(jìn),完善系統(tǒng)控制邏輯。
  
  下面以一個VCR控制機(jī)狀態(tài)機(jī)設(shè)計(jì)過程來介紹如何使用STATECAD設(shè)計(jì)狀態(tài)機(jī)。
  VCR控制機(jī)描述:
  
  外部輸入:
  1.POWERSWITCH---------電源開關(guān)
  2.STOP----------------停按鈕
  3.PLAY――――――――播放按鈕
  4.RECORD―――――――錄影按鈕
  
  輸出狀態(tài):
  1.有電顯示:電源指示燈亮,播放指示燈滅,錄影指示燈滅;
  2.按播放按鈕,進(jìn)入播放狀態(tài),播放指示燈亮,電源指示燈亮,錄影指示燈滅;按停按鈕,退出播放狀態(tài)回到有電狀態(tài),播放指示燈滅,電源指示燈亮,錄影指示燈滅;
  3.按錄影按鈕,進(jìn)入錄影狀態(tài),錄影指示燈亮;按停按鈕,退出錄影狀態(tài)回到有電狀態(tài);電源指示燈亮,播放指示燈滅,錄影指示燈滅;
  4.電源開關(guān)斷開,電源指示燈滅,播放指示燈滅,錄影指示燈滅;
  
  打開STATECAD,輸入如下的狀態(tài)圖:
  
  
  
  進(jìn)行邏輯優(yōu)化(工具自動進(jìn)行邏輯優(yōu)化)后,使用STATEBENCH進(jìn)行狀態(tài)轉(zhuǎn)移分析。以下是自動狀態(tài)轉(zhuǎn)移模擬波形。
  
  
  
  也可以進(jìn)行行為狀態(tài)模擬:如以下動作的模擬波形,按電源開關(guān)上電,按播放按鈕,按播放按鈕,按停按鈕,按錄影按鈕,按停按鈕,電源開關(guān)斷電。
  
  
  
  綜合以上的模擬波形結(jié)果,可以看到狀態(tài)機(jī)安裝指定的狀態(tài)轉(zhuǎn)移圖工作。
  導(dǎo)出VHDL模型塊到ISE中進(jìn)行仿真后綜合后可以適配到XC9536-5-PC44芯片,適配結(jié)果如下:
  
  宏模塊使用PtermsUsed寄存器使用情況引腳使用情況IOB使用情況
  9/36(25%)37/180(21%)9/36(25%)13/34(39%)11/72(16%)
  
  進(jìn)行引腳鎖定后就可以進(jìn)行編程。
  代碼如下:
  --D:\XILINXTUTORIAL\VCRSTATE.vhd
  --VHDLcodecreatedbyXilinx'sStateCAD6.1i
  
  LIBRARYieee;
  USEieee.std_logic_1164.all;
  
  ENTITYVCRSTATEIS
  PORT(CLK,PLAYSWITCH,POWERSWITCH,RECORDSWITCH,RESET,STOPSWITCH:INstd_logic;
  PLAYLED,POWERLED,RECORDLED:OUTstd_logic);
  END;
  
  ARCHITECTUREBEHAVIOROFVCRSTATEIS
  TYPEtype_sregIS(OFF,PLAY,POWERON,RECORDING);
  SIGNALsreg,next_sreg:type_sreg;
  SIGNALnext_PLAYLED,next_POWERLED,next_RECORDLED:std_logic;
  BEGIN
  PROCESS(CLK,RESET,next_sreg,next_PLAYLED,next_POWERLED,next_RECORDLED)
  
  
  
  >BEGIN
  IF(RESET='1')THEN
  sreg<=OFF;PLAYLED<='0';
  POWERLED<='0';RECORDLED<='0';
  ELSIFCLK='1'ANDCLK'eventTHEN
  sreg<=next_sreg;PLAYLED<=next_PLAYLED;
  POWERLED<=next_POWERLED;RECORDLED<=next_RECORDLED;
  ENDIF;
  ENDPROCESS;
  
  PROCESS(sreg,PLAYSWITCH,POWERSWITCH,RECORDSWITCH,STOPSWITCH)
  BEGIN
  next_PLAYLED<='0';next_POWERLED<='0';next_RECORDLED<='0';
  next_sreg<=OFF;
  CASEsregIS
  WHENOFF=>
  IF(POWERSWITCH='1')THEN
  next_sreg<=POWERON;next_POWERLED<='1';
  next_PLAYLED<='0';next_RECORDLED<='0';
  ELSE
  next_sreg<=OFF;next_POWERLED<='0';
  next_PLAYLED<='0';next_RECORDLED<='0';
  ENDIF;
  WHENPLAY=>
  IF(POWERSWITCH='1'ANDSTOPSWITCH='0')THEN
  next_sreg<=PLAY;next_POWERLED<='1';
  next_PLAYLED<='1';next_RECORDLED<='0';
  ENDIF;
  IF(POWERSWITCH='0')THEN
  next_sreg<=OFF;next_POWERLED<='0';
  next_PLAYLED<='0';next_RECORDLED<='0';
  ENDIF;
  IF(STOPSWITCH='1'ANDPOWERSWITCH='1')THEN
  next_sreg<=POWERON;next_POWERLED<='1';
  next_PLAYLED<='0';next_RECORDLED<='0';
  ENDIF;
  WHENPOWERON=>
  IF(POWERSWITCH='0')THEN
  next_sreg<=OFF;next_POWERLED<='0';
  next_PLAYLED<='0';next_RECORDLED<='0';
  ELSIF(RECORDSWITCH='1')THEN
  next_sreg<=RECORDING;next_POWERLED<='1';
  next_PLAYLED<='0';next_RECORDLED<='1';
  ELSIF(PLAYSWITCH='1')THEN
  next_sreg<=PLAY;next_POWERLED<='1';
  next_PLAYLED<='1';next_RECORDLED<='0';
  
  
  
  
  ELSE
  next_sreg<=POWERON;next_POWERLED<='1';
  next_PLAYLED<='0';next_RECORDLED<='0';
  ENDIF;
  WHENRECORDING=>
  IF(POWERSWITCH='1'ANDSTOPSWITCH='0')THEN
  next_sreg<=RECORDING;next_POWERLED<='1';
  next_PLAYLED<='0';next_RECORDLED<='1';
  ENDIF;
  IF(POWERSWITCH='0')THEN
  next_sreg<=OFF;next_POWERLED<='0';
  next_PLAYLED<='0';next_RECORDLED<='0';
  ENDIF;
  IF(STOPSWITCH='1'ANDPOWERSWITCH='1')THEN
  next_sreg<=POWERON;next_POWERLED<='1';
  next_PLAYLED<='0';next_RECORDLED<='0';
  ENDIF;
  WHENOTHERS=>
  ENDCASE;
  ENDPROCESS;
  ENDBEHAVIOR;
  
  整個狀態(tài)機(jī)實(shí)現(xiàn)過程比相當(dāng)簡單?旖。有效。

【用STATECAD快速設(shè)計(jì)有限狀態(tài)機(jī)】相關(guān)文章:

快速跑教學(xué)設(shè)計(jì)及教案優(yōu)秀02-17

小學(xué)體育教案設(shè)計(jì):快速跑02-18

一種快速數(shù)字AGC結(jié)構(gòu)的分析與設(shè)計(jì)08-06

基于DDS的快速跳頻頻率合成器的設(shè)計(jì)08-06

用FPGA實(shí)現(xiàn)DSP與液晶顯示器的快速接口08-06

快速閱讀法08-17

30米快速跑08-16

素質(zhì)練習(xí)—快速跑08-16

快速審題和立意08-05